

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **01214048** A

(43) Date of publication of application: 28 . 08 . 89

(51) Int. CI

H01L 21/88 H01L 23/34

(21) Application number: 63038487

(22) Date of filing: 23 . 02 . 88

(71) Applicant:

FUJITSU LTD

(72) Inventor:

TANDO YASUHIKO

SUGIYAMA EIJI

(54) SEMICONDUCTOR INTEGRATED DEVICE


(57) Abstract:

PURPOSE: To reduce a parasitic capacitance, to relax a temperature rise due to heat generated by a polysilicon resistance and to prevent its resistance from being shifted or the migration of a wiring part on the polysilicon resistance from being promoted by a method wherein the polysilicon resistance surrounded by an insulating film is formed and a heat-dissipating plate connected to a semiconductor substrate is formed in the insulating film.

CONSTITUTION: A polysilicon resistance 3 surrounded by insulating films 21W24 is provided; heat-dissipating plate 6 which is connected to a semiconductor substrate 1 and is used to dissipate the heat generated by the polysilicon resistance 3 is formed in the insulating films 21W24. For example, when an aluminum wiring part 5 exists on the polysilicon resistance 3 formed on the field oxide film 24 via the silicon oxide film 22, dummy patterns 6, 6 of aluminum are formed near the wiring part 5 so as to cover the polysilicon resistance 3 via the silicon oxide film 22; they are brought into contact with the silicon substrate

1 by using a contact hole 6'.

COPYRIGHT: (C)1989,JPO&Japio



HIS PAGE BULLOW HE WAS THE WAS

19日本国特許庁(JP)

① 特許出願公開

②公開特許公報(A)

平1-214048

®Int. Cl. ⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)8月28日

H 01 L 21/88 23/34 S-6824-5F A-6412-5F

審査請求 未請求 請求項の数 2 (全4頁)

❷発明の名称

半導体集積装置

②特 顧 昭63-38487

@出 顧 昭63(1988) 2月23日

观発明者 丹藤

安 彦

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑰発明者 杉山

英 治

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 顯 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

⑩代 理 人 弁理士 青 木 朗 外3名

明 梅 各

1. 発明の名称

半導体集積装置

- 2. 特許請求の範囲
- 1. 絶縁膜で囲まれたポリシリコン抵抗をそなえ、更に該絶縁膜中に、半導体基板と接続され該ポリシリコン抵抗の発生熱を放熱する放熱板が設けられることを特徴とする半導体集積装置。
- 2. 核放熱板として終ポリシリコン低抗に接続された電源配線が用いられる、請求項1記載の半導体象板装置。
- 3. 発明の詳細な説明

(概 要)

半導体基板上の絶縁膜(例えばシリコン酸化膜) 内にポリシリコン抵抗をそなえた半導体集積装置 に関し、

該ポリシリコン抵抗の発熱による温度上昇を<mark>複</mark> 和することを目的とし、

絶縁膜で囲まれたポリシリコン抵抗をそなえ、 更に該絶縁膜中に、半導体基板と接続され該ポリ シリコン抵抗の発生熱を放熱する放熱板が設けられるように構成される。

(産業上の利用分野)

本発明は半導体基板上の絶縁膜(例えばシリコン酸化膜)内にポリシリコン抵抗をそなえた半導体集積装置に関する。

(従来の技術)

一般にしSIなどの回路漂子としての抵抗を通常の拡散抵抗として半導体基板内に形成した場合には、該抵抗と該基板との間の寄生容量が大となって該しSIの高速化に支援をきたすようになる。 近年、特にバイポーラLSIの高速化のためにポリンリコン技術が使われているが、これに伴い抵抗も該客生容量を低減する目的で上記過常のは

ポリシリコン技術が使われているが、これに伴い抵抗も該寄生容量を低減する目的で上記過常の拡 版抵抗から、半導体基板上の絶縁膜内に形成され るポリシリコン抵抗が使用される。

第5図はかかるポリシリコン低抗3をそなえた 従来技術としての半導体集積装置を例示するもの

特開平1-214048 (2)

で、1はシリコン基板、21、22、および23は接シリコン基板上に該ポリシリコン抵抗を囲むように形成されたシリコン酸化膜、4は該ポリシリコン抵抗3に接続されたアルミニウム配線、5は该ポリシリコン抵抗3上を該酸化膜22を介して通過する信号線等のアルミ配線を示す。

(発明が解決しようとする課題)

しかしながら、上記ポリシリコン抵抗3はその上下左右を熱伝導率の小さい絶縁膜、例えばシリコン酸化膜で囲まれているため熱抵抗が大きくなりすぎて発熱による温度上昇が署しく、このことによって実際の抵抗値が設計値から大きくずれてしまう。またポリシリコン低抗3上にアルミ配線5(例えば上記信号線)がある場合、上記高熱のポリシリコン低抗で該配線5のマイグレーションが促進され、断線し易くなる。

本発明はこれらの課題を解決するためになされたもので、上記寄生容量を低減するとともに該ポリシリコン抵抗の発熱による温度上昇を緩和し、

線で切断した核半導体集積装置の断面図を示している。なお図中、第5図と共通の部分には互に共通する符号が付されている。

该第1乃至第2図に示される装置の構成の特徴は、フィールド酸化膜24上に形成されたボリシリコン低抗3上にシリコン酸化膜22を介してアルミニウム配線(例えば信号線)5がある場合、該配線5の面例に(この場合該配線5の面例に)、該シリコン酸化膜22を介して该ポリシリコン抵、抗3を覆うようにアルミニウムのダミー・パターン6、6を形成し、これをコンタクト部6 パによりシリコン基板1とコンタクトさせる。なお第2図中、1はP型シリコン基板、11はn・型埋込の、12はn・型エピタキシャル層で、該コンタクト部6 パは版n・型埋込層11とコンタクトされる。

これによって該ポリシリコン抵抗3での発熱を 該アルミニウムのダミーパターンを介して該シリ コン基板1に逃がし、該ポリシリコン抵抗の熱抵 抗を下げることができる。 その低抗値のずれや抜ポリシリコン低抗上の配線 のマイグレーションの促進を防止したものである。

(課題を解決するための手段)

(作用)

上記録成によれば、該ポリシリコン抵抗で発生した熱を該放熱板に吸収させ、更に該吸収された 熱を該半導体基板に逃がすことによって、該ポリシリコン抵抗の温度上昇を容易に緩和することが できる。

(実施例)

第1図は本発明の1実施例としての半導体集機 装置の要部構成を示し、第2図は第1図の1-1

第3図は、第2図における該ポリシリコン低抗と該シリコン基板とのコンタクト部の変形例を示すもので、第3図(a)は、P型シリコン基板上に形成されたn 型エピタキシャル層 12に該コンタクト部6′をコンタクトさせた場合を示し、また第3図(b)は、P型シリコン基板1に直接該コンタクト部6′をコンタクトさせた場合を示す。

なお第1図乃至第2図に示される実施例において、ポリシリコン抵抗3上に上記他の配線5がない場合にはその部分にも放然用のグミーパターンを形成することができ、したがって第1図に示される2個のグミーパターン5.6を一体に形成することができる。

第4図は、本発明の他の実施例としての半導体 集積装置の基本構成を示すもので、該ポリシリコン抵抗3に接続部3′で接続されたアルミニウム 配線41・42のうち、一方の配線例えば41が電源 配線となっている場合には、該電源配線41をコンタクト部41′において該シリコン基板とコン

特開平1-214048(3)

タクトさせればよいことを示している。この場合、 該貫源配線がアース側の場合には、第2図または 第3図(a)に示されるように、正電位側のn型 領域にコンタクトさせ、一方、該電源配線がVes 側の場合には、第3図(b)に示されるように、 負電位例のP型基板にコンタクトさせればよい。 なおこの場合、第4図において核電源配線41を、 **該ポリシリコン抵抗3との接続部3~の右側に向** ってなるべく他の配線5に近づくように延長させ て該ポリシリコン抵抗3をできるだけ覆うように することによって該放熱効果を一層向上させるこ とができる。なお、シリコン基板とコンタクトさ れていない他の配線42も、該ポリシリコン抵抗 3との接続部3′の左側に向ってなるべく該配線 5に近づくように延長させて核ポリシリコン抵抗 3をできるだけ覆うようにするのが放熱効果上好 ましい.

(発明の効果)

本発明によれば、ポリシリコン抵抗に発生した

然を該放然板(該ポリシリコン抵抗上を置うように形成したアルミニウムのダミーパターとはないはないとはないとはないできる。とはないできる。したがってはないできる。したがのでは、あなどといるできる。しからなれた。はないできる。しからはボリシリコン抵抗のマイグレーションの促進を防止することができる。しからはポリシリコンがのでよいができる。とはない。

4. 図面の簡単な説明

第1図は、本発明の1実施例としての要部構成 を示す図、

第2図は、第1図の1-1線に沿う本発明の1 実施例としての半導体集積装置の断面図、

第3図(a)、(b) は、第2図の構成の1部を変形した例を示す図、

第4図は、本発明の他の実施例としての要部構

成を示す図、

第5図は、従来技術としての半導体集積装置の 1例を示す図である。


(符号の説明)

1 … 半導体基板、

2] 24 "抽味原则公司之政化原本台)、

了3次是未以一之为,与之人压抗。

- 4…低抗3に接続された配線、
- 5…低抗3上の配線(信号配線など)、
- 6…放然用のダミーパターン、
- 6 ′ …ダミーパターン 6 の半導体基板とのコン タクト部、
- 41…低抗3に接続された電源配線、
- 41 ・・・・ 電源配線 41の半導体基板とのコンタクト部。



第1図

3… ポリシリコン抵抗 4… 抵抗 3 の配線 5…抵抗 3 上の配線

6… 放熱用のダミーパターン 6… 基板とのコンタクト部


n- n+ n- n- 11 p 1

第1回の1-1線に沿う本発明の1実施例としての 半海体接触の新面図 |第1回|

1… 半導体基板


21-24… 絶錄膜

特開平1-214048 (4)



第 4 図

41… 抵抗3と接続された電源配線 4だ… 基板とのコンタクト部



従来技術としての半導体装置の1例を示す図 第 5 図